功能菜单:CheckForNetlist\TelesisNetlist
程序功能:输出Telesis网表
从allegro中输出文本格式的网表,便于原理图工程师确认各器件指定了什么封装,各网络连接了那些pin点,以确认原理设计是否正确。
telesis网表总共2部分构成,其中:
$PACKAGES部分定义的是器件的封装信息;
$NETS部分定义的是网络的信息;
Copyright ? 2005-2019 北京迪浩永辉技术有限公司 版权所有
地址:北京市石景山区时代花园南路17号茂华大厦二层204室 销售咨询热线:(86) 10-88552600 传真:(86) 10-68868267
销售邮箱:sales@bjdihao.com.cn 技术服务邮箱:tech_server@bjdihao.com.cn
京ICP备05027861号-2
迪浩公司是Cadence中国区战略合作伙伴,专业的Cadence OrCAD、Cadence Allegro、Power IC Spice Model、集成封装设备、信号完整性分析工具、电源完整性性分析工具、GEMS电磁场仿真系统及元件信息管理系统CMS的行业解决方供案提商。