功能菜单：CheckForSignal\CheckClkNet

      PCB审核的时候，需要对每一个时钟信号进行审核确认，以确认时钟信号的长度、拓扑结构满足设计要求。

      软件判断一个网络为时钟网络，主要依据如下的原则：

      网络名称含有CLK；

      网络的NET_SPACING_TYPE属性为CLK；

      时钟网络过电阻后的网络，如果pin点小于或等于4，也认为是时钟网络；

执行命令后，面板上方列出了各时钟的网络名称，如果时钟网络经过一个匹配电阻，软件会将它们组合成一个扩展的时钟网络。面板下方给出了点亮的方式。

TempHighlight:临时高亮显示；

PermHighlight:使用某种颜色高亮显示；

Dehighlight:取消高亮显示；

[i]：弹出选中网络的相关信息报告；

点击面板上方的网络，就可以对该网络进行TempHighlight或PermHighlight或Dehighlight方式进行显示，从而方便审核每一个时钟网络，是否满足设计的要求。