功能菜单：DesignForPlacement\PlaceByHdlSchematic
通常情况下，原理设计工程师绘制原理图的时候，通常按一个模块一个模块的，把功能相关的器件画在一起。每页原理图对应相对独立的功能模块。如果，我们能够按照原理图上的器件位置，按原理图页进行一次初步的布局，将会有效的节约PCB设计工程师的布局时间。该功能就是基于HDL原理图，对brd做第一次初始化的打散布局。所选择的HDL原理图需要生成好网表才行。
目前，YepEda程序可以依据对cadence的ORCAD、HDL、mentor的POWERLOGIC原理图对brd图进行直接打散布局。对altium的原理图可以转换为POWERLOGIC或者ORCAD进行对brd图间接打散布局。
